La técnica, denominada LBDR, permite interconectar todos los núcleos de procesamiento —lo que se conoce como cores— integrados dentro de los chips multinúcleo. Además, hace posible fabricar chips "a prueba de fallos" en sus comunicaciones internas, "mejorando su eficiencia y reduciendo su consumo de energía". Sus autores son el catedrático y Premio Nacional de Investigación, José Duato, y el profesor titular José Flich, según informó el centro universitario en un comunicado.

Según el profesor Flich, el porcentaje de chips que resultarán defectuosos en el proceso de fabricación "aumentará a medida que avance la escala de integración" y, en este sentido, indicó que "las grandes multinacionales no pueden permitir que un porcentaje alto de sus chips sean defectuosos, por lo que hay que desarrollar soluciones al respecto".

En este sentido, señaló que la técnica que ha desarrollado el Grupo de Arquitecturas Paralelas de la UPV y que ha incorporado Intel en sus prototipos "garantiza el funcionamiento del chip aun cuando se dé algún fallo en el proceso de fabricación".

Además, "reduce significativamente el consumo energético de los mismos. Se trata de una técnica, en definitiva, que contribuiría a mejorar las prestaciones de los procesadores de Intel", explicó Flich.

Los chips que integran esta nueva técnica podrían estar en el mercado en un plazo no inferior a cinco años. El interés de INTEL por el trabajo desarrollado desde la UPV se materializó hace dos años, cuando un investigador de la multinacional estadounidense contactó con el profesor Duato para establecer una colaboración con el Grupo de Arquitecturas Paralelas de la UPV.

A raíz de este contacto, la multinacional mostró su interés por los trabajos desarrollados desde el GAP, contrató a dos doctores graduados en este Grupo de investigación y hace poco más de un año empezó a implementar la técnica LBDR en sus prototipos de chips.

Consulta aquí más noticias de Valencia.